Hlkari

addhaloka · 2021 年7 月 6 日 11:51

111110 · 2021 年7 月 7 日 01:25

照着抄都不会

Zhang · 2021 年7 月 7 日 02:22

冷知识：
冷知识:

Zhang · 2021 年7 月 7 日 02:40

不要把Transform Pass丢进Backend啊你这家伙

Zhang · 2021 年7 月 7 日 02:40

加个微信细说

Zhang · 2021 年7 月 7 日 03:56

开源版是没做对抗优化的，所以要求流水线调度上的一些设计

Zhang · 2021 年7 月 7 日 04:17

As for how to workaround the optimizations “properly”, that requires a LOT more than running around randomly inject passes into the pipeline and expects it to work as intended

Zhang · 2021 年7 月 7 日 06:14

所以要求传O0也是为了类似的目的。

Zhang · 2021 年7 月 7 日 06:39

可以，建议看看后端

Zhang · 2021 年7 月 7 日 06:40

TargetMachine里有个可选的Hook在DAGConstruction之前跑Pass

Zhang · 2021 年7 月 7 日 07:37

llc -filetype=obj -debug

Zhang · 2021 年7 月 7 日 07:42

按照经验TargetPassConfig::addIRPasses 应该没有什么负责优化的Pass

Zhang · 2021 年7 月 7 日 07:47

AtomicExpand不是拿来做优化的。。。。。。

Zhang · 2021 年7 月 7 日 07:49

addIRPasses里多加几个printpass就知道了

Zhang · 2021 年7 月 7 日 07:53

所以让你跑上面那串llc指令啊

Zhang · 2021 年7 月 7 日 07:56

…
Debug编译的LLVM才有-debug 我以为这是常识

Zhang · 2021 年7 月 7 日 08:00

跑完了可以比较一下DAG，看InitialDAG跟ISelDAG里面有没有混淆

Zhang · 2021 年7 月 7 日 16:10

忘了这中间流水线是啥样了。IR到ISel中间流水线还有啥吗

Zhang · 2021 年7 月 8 日 04:20

想了一下，我的意见是你先确认一下PreISel的混淆相关的IR指令有user。
DAG Construction的时候会删掉无引用且没有SideEffect的Node

Zhang · 2021 年7 月 8 日 06:32

具体是:
Initial selection DAG

Optimized lowered selection DAG

还是

Type-legalized selection DAG

还是

Legalized selection DAG